( en | de | ru )

 

Disambiguierung von "Verhelst, Marian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Using mobility for increasing the energy efficiency of multihop communications.

, , , , , und . ACSSC, Seite 469-474. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Steven Verhelst

Marian Bracko

Ion Marian

Marian Paschke

Marian Döhler

 

Weitere Publikationen von Autoren mit dem selben Namen

A 20dBm 2.4GHz digital outphasing transmitter for WLAN application in 32nm CMOS., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 168-170. IEEE, (2012)A programmable calibration/BIST engine for RF/analog blocks in SoCs., , , , , , , , und . ESSCIRC, Seite 133-136. IEEE, (2012)Taxonomy and Benchmarking of Precision-Scalable MAC Arrays Under Enhanced DNN Dataflow Representation., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (5): 2013-2024 (2022)GRAPHOPT: constrained optimization-based parallelization of irregular graphs., , und . CoRR, (2021)DPU-v2: Energy-efficient execution of irregular directed acyclic graphs., , und . MICRO, Seite 1288-1307. IEEE, (2022)A flexible, ultra-low power 35pJ/pulse digital back-end for a QAC UWB receiver., und . ESSCIRC, Seite 236-239. IEEE, (2007)LOMA: Fast Auto-Scheduling on DNN Accelerators through Loop-Order-based Memory Allocation., , und . AICAS, Seite 1-4. IEEE, (2021)A 16nm 128kB high-density fully digital In Memory Compute macro with reverse SRAM pre-charge achieving 0.36TOPs/mm2, 256kB/mm2 and 23. 8TOPs/W., , , und . ESSCIRC, Seite 409-412. IEEE, (2023)TinyVers: A 0.8-17 TOPS/W, 1.7 μW-20 mW, Tiny Versatile System-on-chip with State-Retentive eMRAM for Machine Learning Inference at the Extreme Edge., , , , , und . VLSI Technology and Circuits, Seite 20-21. IEEE, (2022)DepFiN: A 12nm, 3.8TOPs depth-first CNN processor for high res. image processing., und . VLSI Circuits, Seite 1-2. IEEE, (2021)