( en | de | ru )

 

Disambiguierung von "Cao, Nianzheng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3.0 TFLOPS 0.62V Scalable Processor Core for High Compute Utilization AI Training and Inference.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yude Cao

Hong Cao

Weixun Cao

Ou Cao

Yang Cao

 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable Multi- TeraOPS Deep Learning Processor Core for AI Trainina and Inference., , , , , , , , , und 21 andere Autor(en). VLSI Circuits, Seite 35-36. IEEE, (2018)Efficient AI System Design With Cross-Layer Approximate Computing., , , , , , , , , und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)A pulsed low-voltage swing latch for reduced power dissipation in high-frequency microprocessors., , , , , und . ISLPED, Seite 85-88. ACM, (2006)Across the Stack Opportunities for Deep Learning Acceleration., , , , , , , , , und 21 andere Autor(en). ISLPED, Seite 35:1-35:2. ACM, (2018)A 45 nm SOI Embedded DRAM Macro for the POWER™ Processor 32 MByte On-Chip L3 Cache., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 64-75 (2011)A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache., , , , , , , , , und . ISSCC, Seite 342-343. IEEE, (2010)A 7nm 4-Core AI Chip with 25.6TFLOPS Hybrid FP8 Training, 102.4TOPS INT4 Inference and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). ISSCC, Seite 144-146. IEEE, (2021)14.1 A Software-Assisted Peak Current Regulation Scheme to Improve Power-Limited Inference Performance in a 5nm AI SoC., , , , , , , , , und 36 andere Autor(en). ISSCC, Seite 254-256. IEEE, (2024)RaPiD: AI Accelerator for Ultra-low Precision Training and Inference., , , , , , , , , und 44 andere Autor(en). ISCA, Seite 153-166. IEEE, (2021)A 3.0 TFLOPS 0.62V Scalable Processor Core for High Compute Utilization AI Training and Inference., , , , , , , , , und 33 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)