Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Compressing Recurrent Neural Networks for FPGA-accelerated Implementation in Fluorescence Lifetime Imaging., , , , , , und . CoRR, (2024)Efficient AI System Design With Cross-Layer Approximate Computing., , , , , , , , , und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)ScaleCom: Scalable Sparsified Gradient Compression for Communication-Efficient Distributed Training., , , , , , , , , und 1 andere Autor(en). CoRR, (2021)A 2.5D integrated voltage regulator using coupled-magnetic-core inductors on silicon interposer delivering 10.8A/mm2., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 400-402. IEEE, (2012)Improved Techniques for Quantizing Deep Networks with Adaptive Bit-Widths., , , , , , , und . WACV, Seite 946-956. IEEE, (2024)A 7nm 4-Core AI Chip with 25.6TFLOPS Hybrid FP8 Training, 102.4TOPS INT4 Inference and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). ISSCC, Seite 144-146. IEEE, (2021)Hybrid 8-bit Floating Point (HFP8) Training and Inference for Deep Neural Networks., , , , , , , , und . NeurIPS, Seite 4901-4910. (2019)DLFloat: A 16-b Floating Point Format Designed for Deep Learning Training and Inference., , , , , , und . ARITH, Seite 92-95. IEEE, (2019)A 2.5D Integrated Voltage Regulator Using Coupled-Magnetic-Core Inductors on Silicon Interposer., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 48 (1): 244-254 (2013)COMQ: A Backpropagation-Free Algorithm for Post-Training Quantization., , , , , , und . CoRR, (2024)