( en | de | ru )

 

Disambiguierung von "Sivanandan, Nalesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
UniWiG: Unified Winograd-GEMM Architecture for Accelerating CNN on FPGAs.

, , , und . VLSID, Seite 209-214. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sivanandan, Nalesh
Eine Person hinzufügen mit dem Namen Sivanandan, Nalesh
 

Weitere Publikationen von Autoren mit dem selben Namen

Energy Aware Synthesis of Application Kernels Expressed in Functional Languages on a Coarse Grained Composable Reconfigurable Array., , , , und . iNIS, Seite 7-12. IEEE, (2015)Two dimensional FFT architecture based on radix-43 algorithm with efficient output reordering., , , , und . DTIS, Seite 1-2. IEEE, (2018)Micro-architectural Enhancements in Distributed Memory CGRAs for LU and QR Factorizations., , , , , , , , , und 1 andere Autor(en). VLSID, Seite 153-158. IEEE Computer Society, (2015)Efficient Hardware Acceleration of Convolutional Neural Networks., , , und . SoCC, Seite 191-192. IEEE, (2019)Synthesis of Instruction Extensions on HyperCell, a reconfigurable datapath., , , , , und . ICSAMOS, Seite 215-224. IEEE, (2014)A Hardware-Software Co-design based Approach for Development of a Distributed DAQ System using FPGA., , und . VDAT, Seite 1-6. IEEE, (2021)UniWiG: Unified Winograd-GEMM Architecture for Accelerating CNN on FPGAs., , , und . VLSID, Seite 209-214. IEEE, (2019)Design Space Exploration of Convolution Algorithms to Accelerate CNNs on FPGA., , , und . ISED, Seite 21-25. IEEE, (2018)Energy Efficient, Scalable, and Dynamically Reconfigurable FFT Architecture for OFDM Systems., , , und . ISED, Seite 20-24. IEEE Computer Society, (2014)High throughput, low latency, memory optimized 64K point FFT architecture using novel radix-4 butterfly unit., , , , und . ISCAS, Seite 3034-3037. IEEE, (2013)