( en | de | ru )

 

Disambiguierung von "Yun, Won-Joo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology.

, , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 282-283. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Won-Tai Yun

Yun-Joo Koh Park

Bettina Yunis

Jong-Mo Yun

Jaeman Yun

 

Weitere Publikationen von Autoren mit dem selben Namen

18.2 A 1.2V 20nm 307GB/s HBM DRAM with at-speed wafer-level I/O test scheme and adaptive refresh considering temperature distribution., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2016)A Fast-lock Synchronous Multi-phase Clock Generator based on a Time-to-digital Converter., , , , und . ISCAS, Seite 1-4. IEEE, (2009)A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)A 1.26mW/Gbps 8 locking cycles versatile all-digital CDR with TDC combined DLL., , , und . ISCAS, Seite 1576-1579. IEEE, (2013)17.7 A digital DLL with hybrid DCC using 2-step duty error extraction and 180° phase aligner for 2.67Gb/S/pin 16Gb 4-H stack DDR4 SDRAM with TSVs., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 0.6V noise rejectable all-digital CDR with free running TDC for a pulse-based inductive-coupling interface., , und . A-SSCC, Seite 145-148. IEEE, (2011)A 7.7mW/1.0ns/1.35V delay locked loop with racing mode and OA-DCC for DRAM interface., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 3861-3864. IEEE, (2010)A 7Gb/s/link non-contact memory module for multi-drop bus system using energy-equipartitioned coupled transmission line., , , , , , und . ISSCC, Seite 52-54. IEEE, (2012)Multi-Slew-Rate Output Driver and Optimized Impedance-Calibration Circuit for 66nm 3.0Gb/s/pin DRAM Interface., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 280-281. IEEE, (2008)A 0.17-1.4GHz low-jitter all digital DLL with TDC-based DCC using pulse width detection scheme., , , , , und . ESSCIRC, Seite 82-85. IEEE, (2008)