( en | de | ru )

 

Disambiguierung von "Lee, Dong-Uk"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology.

, , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 282-283. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dong-Uk Kim

Uk Han Lee

Dong Su Lee

Dong-Ki Lee

Dong-Seup Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Session 25 Overview: DRAM Memory Subcommittee., , und . ISSCC, Seite 342-343. IEEE, (2021)25.2 A 1.2V 8Gb 8-channel 128GB/s high-bandwidth memory (HBM) stacked DRAM with effective microbump I/O test methods using 29nm process and TSV., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 432-433. IEEE, (2014)22.3 A 128Gb 8-High 512GB/s HBM2E DRAM with a Pseudo Quarter Bank Structure, Power Dispersion and an Instruction-Based At-Speed PMBIST., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 334-336. IEEE, (2020)A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2008)Long-Term Chemical Aging of Hybrid Halide Perovskites, , , , , , , , , und . Nano Letters, (Juli 2019)A 192-Gb 12-High 896-GB/s HBM3 DRAM with a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization., , , , , , , , , und 39 andere Autor(en). ISSCC, Seite 444-446. IEEE, (2022)A 2.5Gb/s/pin 256Mb GDDR3 SDRAM with Series Pipelined CAS Latency Control and Dual-Loop Digital DLL., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 547-556. IEEE, (2006)Design considerations of HBM stacked DRAM and the memory architecture extension., , , , , , und . CICC, Seite 1-8. IEEE, (2015)A 1.1V 1ynm 6.4Gb/s/pin 16Gb DDR5 SDRAM with a Phase-Rotator-Based DLL, High-Speed SerDes and RX/TX Equalization Scheme., , , , , , , , , und 25 andere Autor(en). ISSCC, Seite 380-382. IEEE, (2019)