Autor der Publikation

pin 16Gb LPDDR5 Turbo DRAM with WCK Correction Strategy, a Voltage-Offset-Calibrated Receiver and Parasitic Capacitance Reduction.

Y. Seo, J. Choi, S. Cho, H. Han, W. Kim, G. Ryu, J. Ahn, Y. Cho, S. Choi, S. Lee, W. Lee, C. Lee, K. Kim, S. Lee, S. Park, M. Choi, S. Lee, M. Kim, T. Shin, H. Jeong, H. Kim, H. Song, Y. Hong, S. Yoon, G. Park, H. You, C. Choi, H. Jung, J. Cho, und J. Kim. ISSCC, Seite 246-248. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hae-Chang Jung

Min-Jung Kang

Jung-Min Kang

-hae Yu

Hae Namgung

Weitere Publikationen von Autoren mit dem selben Namen

13.8 A 1a-nm 1.05V 10.5Gb/s/pin 16Gb LPDDR5 Turbo DRAM with WCK Correction Strategy, a Voltage-Offset-Calibrated Receiver and Parasitic Capacitance Reduction.Y. Seo, J. Choi, S. Cho, H. Han, W. Kim, G. Ryu, J. Ahn, Y. Cho, S. Choi, S. Lee und 20 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2024)A 4 Gb/s 3-bit Parallel Transmitter With the Crosstalk-Induced Jitter Compensation Using TX Data Timing Control.H. Jung, K. Lee, J. Kim, J. Lee, J. Sim, und H. Park. IEEE J. Solid State Circuits, 44 (11): 2891-2900 (2009)A slew-rate controlled transmitter to compensate for the crosstalk-induced jitter of coupled microstrip lines.H. Jung, S. Lee, J. Sim, und H. Park. CICC, Seite 1-4. IEEE, (2010)A 370-fJ/b, 0.0056 mm2/DQ, 4.8-Gb/s DQ Receiver for HBM3 with a Baud-Rate Self-Tracking Loop.H. Ko, S. Shin, C. Kye, S. Lee, J. Yun, H. Jung, D. Lee, S. Kim, und D. Jeong. VLSI Circuits, Seite 94-. IEEE, (2019)A 4.35Gb/s/pin LPDDR4 I/O interface with multi-VOH level, equalization scheme, and duty-training circuit for mobile applications.H. Jung, J. Yang, J. Lee, H. Ko, H. Lee, T. Song, J. Shim, S. Lee, K. Song, D. Kim und 2 andere Autor(en). VLSIC, Seite 184-. IEEE, (2015)A 1.3-4-GHz Quadrature-Phase Digital DLL Using Sequential Delay Control and Reconfigurable Delay Line.H. Park, J. Sim, Y. Choi, J. Choi, Y. Kwon, S. Park, G. Park, J. Chung, K. Kim, H. Jung und 3 andere Autor(en). IEEE J. Solid State Circuits, 56 (6): 1886-1896 (2021)A Delay Locked Loop With a Feedback Edge Combiner of Duty-Cycle Corrector With a 20%-80% Input Duty Cycle for SDRAMs.J. Lim, J. Bae, J. Jang, H. Jung, H. Lee, Y. Kim, B. Kim, J. Sim, und H. Park. IEEE Trans. Circuits Syst. II Express Briefs, 63-II (2): 141-145 (2016)An 80 mV-Swing Single-Ended Duobinary Transceiver With a TIA RX Termination for the Point-to-Point DRAM Interface.S. Lee, I. Yi, H. Jung, H. Lee, Y. Kim, Y. Kim, B. Kim, J. Sim, und H. Park. IEEE J. Solid State Circuits, 49 (11): 2618-2630 (2014)

BibSonomy

Disambiguierung von "Jung, Hae-Kang"