Autor der Publikation

23.4 A 56Gb/s 300mW silicon-photonics transmitter in 3D-integrated PIC25G and 55nm BiCMOS technologies.

, , , , , und . ISSCC, Seite 404-405. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A wideband mm-Wave CMOS receiver for Gb/s communications employing interstage coupled resonators., , , , , , , , und . ISSCC, Seite 220-221. IEEE, (2010)22.9 A 1310nm 3D-integrated silicon photonics Mach-Zehnder-based transmitter with 275mW multistage CMOS driver achieving 6dB extinction ratio at 25Gb/s., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 25Gb/s low noise 65nm CMOS receiver tailored to 100GBASE-LR4., , , , , , und . ESSCIRC, Seite 221-224. IEEE, (2012)Recent progress in Silicon Photonics R&D and manufacturing on 300mm wafer platform., , , , , , , , , und 18 andere Autor(en). OFC, Seite 1-3. IEEE, (2015)A 3.5GHz wideband ADPLL with fractional spur suppression through TDC dithering and feedforward compensation., , , , und . ISSCC, Seite 468-469. IEEE, (2010)A Low-Noise Design Technique for High-Speed CMOS Optical Receivers., , , , , , und . IEEE J. Solid State Circuits, 49 (6): 1437-1447 (2014)Insights into wideband fractional All-Digital PLLs for RF applications., , , , und . CICC, Seite 37-44. IEEE, (2009)An UMTS ΣΔ fractional synthesizer with 200 kHz bandwidth and -128 dBc/Hz @ 1 MHz using spurs compensation and linearization techniques., , , und . CICC, Seite 463-466. IEEE, (2003)Silicon photonics and FDMA-PON: Insights from the EU FP7 FABULOUS project., , , , , , , und . OFC, Seite 1-3. IEEE, (2015)A 3D-integrated 25Gbps silicon photonics receiver in PIC25G and 65nm CMOS technologies., , , , , und . ESSCIRC, Seite 131-134. IEEE, (2014)