( en | de | ru )

 

Disambiguierung von "Lee, Chang-Kyo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Replica-Driving Technique for High Performance SC Circuits and Pipelined ADC Design.

, , , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (9): 557-561 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chang-Kyo Jeong

Chong-Kyo Lee

Kyo-Il Lee

Chang-Uh Lee

Lee Chang Huan

 

Weitere Publikationen von Autoren mit dem selben Namen

A 550µW 10b 40MS/s SAR ADC with multistep addition-only digital error correction., , , und . CICC, Seite 1-4. IEEE, (2010)Performance Test of LTE-R Railway Wireless Communication at High-Speed (350 km/h) Environments., , , , und . ICUFN, Seite 637-640. IEEE, (2018)Design of a 1-Volt and µ-power SARADC for Sensor Network Application., , und . ISCAS, Seite 3852-3855. IEEE, (2007)22.2 An 8.5Gb/s/pin 12Gb-LPDDR5 SDRAM with a Hybrid-Bank Architecture using Skew-Tolerant, Low-Power and Speed-Boosting Techniques in a 2nd generation 10nm DRAM Process., , , , , , , , , und 29 andere Autor(en). ISSCC, Seite 382-384. IEEE, (2020)Interpretation of Impact-Echo Testing Data from a Fire-Damaged Reinforced Concrete Slab Using a Discrete Layered Concrete Damage Model., , , , und . Sensors, 20 (20): 5838 (2020)Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM., , , , , , , , , und 25 andere Autor(en). A-SSCC, Seite 153-156. IEEE, (2017)A 6.4Gb/s/pin at sub-1V supply voltage TX-interleaving technique for mobile DRAM interface., , , , , , , , , und 6 andere Autor(en). VLSIC, Seite 182-. IEEE, (2015)A 5Gb/s/pin 16Gb LPDDR4/4X Reconfigurable SDRAM with Voltage-High Keeper and a Prediction-based Fast-tracking ZQ Calibration., , , , , , , , , und 14 andere Autor(en). VLSI Circuits, Seite 114-. IEEE, (2019)A sub-0.85V, 6.4GBP/S/Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process., , , , , , , , , und 16 andere Autor(en). VLSI Circuits, Seite 147-148. IEEE, (2018)Noise analysis of replica driving technique and its verification to 12-bit 200 MS/s pipelined ADC., und . IET Circuits Devices Syst., 13 (8): 1277-1283 (2019)