Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 16Gb LPDDR4X SDRAM with an NBTI-tolerant circuit solution, an SWD PMOS GIDL reduction technique, an adaptive gear-down scheme and a metastable-free DQS aligner in a 10nm class DRAM process., , , , , , , , , und 37 andere Autor(en). ISSCC, Seite 206-208. IEEE, (2018)A Programmable 0.8-V 10-bit 60-MS/s 19.2-mW 0.13-mu m CMOS ADC Operating Down to 0.5 V., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 55-II (4): 319-323 (2008)A partial spline approach for semiparametric estimation of varying-coefficient partially linear models.. Comput. Stat. Data Anal., (2013)A 21-Gbit/s 1.63-pJ/bit Adaptive CTLE and One-Tap DFE With Single Loop Spectrum Balancing Method., , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 789-793 (2016)A 0.31 pJ/Conversion-Step 12-Bit 100 MS/s 0.13 µm CMOS A/D Converter for 3G Communication Systems., , , und . IEICE Trans. Electron., 92-C (9): 1194-1200 (2009)Lifetime-configurable soft robots via photodegradable silicone elastomer composites., , , , , , , , , und 1 andere Autor(en). CoRR, (2023)Generalized principal ratio combining for space-time codes in slowly fading channels., und . IEEE Communications Letters, 4 (11): 343-345 (2000)Fast Codebook Index Searching Algorithm for a Quantized EGT in MIMO Systems., , , und . VTC Spring, IEEE, (2009)A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2008)Differential Precoding Scheme of LTE Systems over Temporally Correlated Channels., , und . VTC Fall, Seite 1-5. IEEE, (2011)