Autor der Publikation

Contact and junction engineering in bulk FinFET technology for improved ESD/latch-up performance with design trade-offs and its implications on hot carrier reliability.

, , , und . IRPS, Seite 3. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Dedicated TLP Set-Up to Investigate the ESD Robustness of RF Elements and Circuits., , , und . Microelectron. Reliab., 45 (9-11): 1421-1424 (2005)A 10GHz Broadband Amplifier with Bootstrapped 2kV ESD Protection., , , , , und . ISSCC, Seite 550-551. IEEE, (2007)High-Voltage-Tolerant I/O Circuit Design for USB 2.0-Compliant Applications., , , und . CICC, Seite 491-494. IEEE, (2007)Electronic design automation (EDA) solutions for ESD-robust design and verification., , , , und . CICC, Seite 1-8. IEEE, (2012)ESD protection for the deep sub micron regime - a challenge for design methodology.. VLSI Design, Seite 809-. IEEE Computer Society, (2004)Circuit design issues in multi-gate FET CMOS technologies., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 1656-1665. IEEE, (2006)Physics of Current Filamentation in ggNMOS Revisited: Was Our Understanding Scientifically Complete?, , , , und . VLSID, Seite 391-394. IEEE Computer Society, (2017)Contact and junction engineering in bulk FinFET technology for improved ESD/latch-up performance with design trade-offs and its implications on hot carrier reliability., , , und . IRPS, Seite 3. IEEE, (2018)