Autor der Publikation

A 17-95.6 TOPS/W Deep Learning Inference Accelerator with Per-Vector Scaled 4-bit Quantization for Transformers in 5nm.

, , , , , , , und . VLSI Technology and Circuits, Seite 16-17. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Area-efficient pipelining for FPGA-targeted high-level synthesis., , , und . DAC, Seite 157:1-157:6. ACM, (2015)A Scalable Approach to Exact Resource-Constrained Scheduling Based on a Joint SDC and SAT Formulation., , und . FPGA, Seite 137-146. ACM, (2018)High-level Synthesis for Low-power Design., , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2015)A 17-95.6 TOPS/W Deep Learning Inference Accelerator with Per-Vector Scaled 4-bit Quantization for Transformers in 5nm., , , , , , , und . VLSI Technology and Circuits, Seite 16-17. IEEE, (2022)A 1.4 GHz 695 Giga Risc-V Inst/s 496-Core Manycore Processor With Mesh On-Chip Network and an All-Digital Synthesized PLL in 16nm CMOS., , , , , , , , , und 11 andere Autor(en). VLSI Circuits, Seite 30-. IEEE, (2019)VS-Quant: Per-vector Scaled Quantization for Accurate Low-Precision Neural Network Inference., , , , , und . MLSys, mlsys.org, (2021)Accelerating Face Detection on Programmable SoC Using C-Based Synthesis., , , und . FPGA, Seite 195-200. ACM, (2017)Design, simulation, and evaluation of imaging oximeters., , und . Digital Photography, Volume 8660 von SPIE Proceedings, Seite 86600B. SPIE/IS&T, (2013)ElasticFlow: A Complexity-Effective Approach for Pipelining Irregular Loop Nests., , , , und . ICCAD, Seite 78-85. IEEE, (2015)Improving Scalability of Exact Modulo Scheduling with Specialized Conflict-Driven Learning., und . DAC, Seite 127. ACM, (2019)