Autor der Publikation

COIN: Communication-Aware In-Memory Acceleration for Graph Convolutional Networks.

, , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 12 (2): 472-485 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

System-Level Benchmarking of Chiplet-based IMC Architectures for Deep Neural Network Acceleration., , , , , und . ASICON, Seite 1-4. IEEE, (2021)A Lightweight Congestion Control Technique for NoCs with Deflection Routing., , , , und . DATE, Seite 1-2. IEEE, (2023)Analytical modeling of NoCs for fast simulation and design exploration (invited)., , , und . SLIP, Seite 8. ACM, (2020)Enabling Software-Defined RF Convergence with a Novel Coarse-Scale Heterogeneous Processor., , , , , , , , , und 33 andere Autor(en). ISCAS, Seite 443-447. IEEE, (2022)Online Adaptive Learning for Runtime Resource Management of Heterogeneous SoCs., , , , , und . DAC, Seite 1-6. IEEE, (2020)Impact of On-chip Interconnect on In-memory Acceleration of Deep Neural Networks., , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (2): 34:1-34:22 (2022)Impact of On-Chip Interconnect on In-Memory Acceleration of Deep Neural Networks., , , , , und . CoRR, (2021)Interconnect-Aware Area and Energy Optimization for In-Memory Acceleration of DNNs., , , , , und . IEEE Des. Test, 37 (6): 79-87 (2020)Achieving Datacenter-scale Performance through Chiplet-based Manycore Architectures., , , , und . DATE, Seite 1-6. IEEE, (2023)CANNON: Communication-Aware Sparse Neural Network Optimization., , , , und . IEEE Trans. Emerg. Top. Comput., 11 (4): 882-894 (Oktober 2023)