Autor der Publikation

Energy Efficient Design Through Design and Technology Co-Optimization Near the Finish Line of CMOS Scaling.

, , , , und . A-SSCC, Seite 1-3. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Energy Efficient Design Through Design and Technology Co-Optimization Near the Finish Line of CMOS Scaling., , , , und . A-SSCC, Seite 1-3. IEEE, (2021)A Power and Area Efficient 2.5-16 Gbps Gen4 PCIe PHY in 10nm FinFET CMOS., , , , , , , , , und 11 andere Autor(en). A-SSCC, Seite 5-8. IEEE, (2018)Optimizing Mixer Noise Performance: A 2.4 GHz Gilbert Downconversion Mixer for W-CDMA Application., , , und . VLSI, Volume 162 von IFIP Conference Proceedings, Seite 1-10. Kluwer, (1999)A 22 nm 15-Core Enterprise Xeon® Processor Family., , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 35-48 (2015)5.4 Ivytown: A 22nm 15-core enterprise Xeon® processor family., , , , , , , , , und . ISSCC, Seite 102-103. IEEE, (2014)A Lower Power CMOS Micromixer for GHz Wireless Applications., , , und . VLSI, Volume 162 von IFIP Conference Proceedings, Seite 35-46. Kluwer, (1999)Quadruped Robot Hopping on Two Legs., , , und . IROS, Seite 7448-7455. IEEE, (2021)Interconnect in the Era of 3DIC., , , und . CICC, Seite 1-5. IEEE, (2022)Clock generation for a 32nm server processor with scalable cores., , , , und . ISSCC, Seite 82-83. IEEE, (2011)