Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Towards a Truly Integrated Vector Processing Unit for Memory-bound Applications Based on a Cost-competitive Computational SRAM Design Solution.

M. Kooli, A. Heraud, H. Charles, B. Giraud, R. Gauchi, M. Ezzadeen, K. Mambu, V. Egloff, und J. Noel. ACM J. Emerg. Technol. Comput. Syst., 18 (2): 40:1-40:26 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Volker Giraud

Reinhard Giraud

Bastien Clausse

Bastien Pietropaoli

Xavier Giraud

Weitere Publikationen von Autoren mit dem selben Namen

Capacitor based SneakPath compensation circuit for transistor-less ReRAM architectures.A. Levisse, B. Giraud, J. Noel, M. Moreau, und J. Portal. NANOARCH, Seite 7-12. ACM, (2016)High density emerging resistive memories: What are the limits?A. Levisse, B. Giraud, J. Noël, M. Moreau, und J. Portal. LASCAS, Seite 1-4. IEEE, (2017)Ultra-wide voltage range designs in fully-depleted silicon-on-insulator FETs.E. Beigné, A. Valentian, B. Giraud, O. Thomas, T. Benoist, Y. Thonnart, S. Bernard, G. Moritz, O. Billoint, Y. Maneglia und 10 andere Autor(en). DATE, Seite 613-618. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Benefits of Design Assist Techniques on Performances and Reliability of a RRAM Macro.B. Giraud, S. Ricavy, Y. Moursy, C. Laffond, I. Sever, V. Gherman, M. Pezzin, F. Lepin, M. Diallo, K. Zenati und 9 andere Autor(en). IMW, Seite 1-4. IEEE, (2023)Smart instruction codes for in-memory computing architectures compatible with standard SRAM interfaces.M. Kooli, H. Charles, C. Touzet, B. Giraud, und J. Noel. DATE, Seite 1634-1639. IEEE, (2018)Binary Linear ECCs Optimized for Bit Inversion in Memories with Asymmetric Error Probabilities.V. Gherman, S. Evain, und B. Giraud. DATE, Seite 298-301. IEEE, (2020)Storage Class Memory with Computing Row Buffer: A Design Space Exploration.V. Egloff, J. Noel, M. Kooli, B. Giraud, L. Ciampolini, R. Gauchi, C. Tortolero, E. Guthmuller, M. Moreau, und J. Portal. DATE, Seite 1-6. IEEE, (2021)A Novel Design Technique for Enhanced Security and New Applications of Ferroelectric-Based Non-Volatile SRAM.L. Rhetat, J. Noel, B. Giraud, L. Grenouillet, J. Laguerre, C. Marchand, und I. O'Connor. VLSI-SoC, Seite 1-6. IEEE, (2024)Technology variability from a design perspective.B. Nikolic, B. Giraud, Z. Guo, L. Pang, J. Park, und S. Toh. CICC, Seite 1-8. IEEE, (2010)DRC2: Dynamically Reconfigurable Computing Circuit based on memory architecture.K. Akyel, H. Charles, J. Mottin, B. Giraud, G. Suraci, S. Thuries, und J. Noel. ICRC, Seite 1-8. IEEE Computer Society, (2016)

BibSonomy

Disambiguierung von "Giraud, Bastien"