( en | de | ru )

 

Disambiguierung von "Ravi, Ashoke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 5GHz 108Mb/s 2x2 MIMO Transceiver with Fully Integrated +16dBm PAs in 90nm CMOS.

, , , , , , , , , , und . ISSCC, Seite 1420-1429. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ravi Walli

Mylapore Ravi

Holger Raviol

Jewgeni Ravik

Samatha Ravipati

 

Weitere Publikationen von Autoren mit dem selben Namen

8 GHz, 20mW, fast locking, fractional-N frequency synthesizer with optimized 3rd order, 3/5-bit IIR and 3rd order 3-bit-FIR noise shapers in 90nm CMOS., , , und . CICC, Seite 625-628. IEEE, (2004)A 32nm, 0.65-10GHz, 0.9/0.3 ps/σ TX/RX jitter single inductor digital fractional-n clock generator for reconfigurable serial I/O., , , , und . ISLPED, Seite 1-6. IEEE, (2017)A 2.5GHz, 6.9mW ΔΣ modulator with standard cell design in 45nm-LP CMOS using time-interleaving., , , , , , und . ESSCIRC, Seite 152-155. IEEE, (2009)A 1.8W High-Frequency SIMO Converter Featuring Digital Sensor-Less Computational Zero-Current Operation and Non-Linear Duty-Boost., , , , , , , , , und . ISSCC, Seite 186-187. IEEE, (2023)A K-Band 12.1-to-16.6GHz Subsampling ADPLL with 47.3fsrms Jitter Based on a Stochastic Flash TDC and Coupled Dual-Core DCO in 16nm FinFET CMOS., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 451-453. IEEE, (2021)A 20dBm 2.4GHz digital outphasing transmitter for WLAN application in 32nm CMOS., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 168-170. IEEE, (2012)A reconfigurable distributed all-digital clock generator core with SSC and skew correction in 22nm high-k tri-gate LP CMOS., , , , , und . ISSCC, Seite 70-72. IEEE, (2012)A Digital Fractional-N PLL With a PVT and Mismatch Insensitive TDC Utilizing Equivalent Time Sampling Technique., , , , , , , und . IEEE J. Solid State Circuits, 48 (7): 1721-1729 (2013)A Cellular Multiband DTC-Based Digital Polar Transmitter With -153-dBc/Hz Noise in 14-nm FinFET., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 55 (7): 1830-1841 (2020)A 3.6GHz, 16mW ΣΔ DAC for a 802.11n / 802.16e transmitter with 30dB digital power control in 90nm CMOS., , , , und . ESSCIRC, Seite 202-205. IEEE, (2008)