( en | de | ru )

 

Disambiguierung von "Hamada, Mototsugu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A conditional clocking flip-flop for low power H.264/MPEG-4 audio/visual codec LSI.

, , , , , , , , , , und . CICC, Seite 527-530. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sandra Hamada

Taha Auf Hamada

Mahmoud Ahmed Hamada

Azhari Abdelazim Hamada

Hamada Dahy Hussein Mahboub

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7-nm FinFET 1.2-TB/s/mm2 3D-Stacked SRAM Module With 0.7-pJ/b Inductive Coupling Interface Using Over-SRAM Coil and Manchester-Encoded Synchronous Transceiver., , , , und . IEEE J. Solid State Circuits, 58 (7): 2075-2086 (2023)A conditional clocking flip-flop for low power H.264/MPEG-4 audio/visual codec LSI., , , , , , , , , und 1 andere Autor(en). CICC, Seite 527-530. IEEE, (2005)A 1.2V 0.2-to-6.3GHz Transceiver with Less Than -29.5dB EVM@-3dBm and a Choke/Coil-Less Pre-Power Amplifier., , , , , , und . ISSCC, Seite 214-215. IEEE, (2008)A fully integrated 2×1 dual-band direct-conversion transceiver with dual-mode fractional divider and noise-shaping TIA for mobile WiMAX SoC in 65nm CMOS., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 456-457. IEEE, (2010)Wireless power transfer to stacked modules for IoT sensor nodes., , , , und . ISOCC, Seite 59-60. IEEE, (2017)A 13.7μJ/prediction 88% Accuracy CIFAR-10 Single-Chip Wired-logic Processor in 16-nm FPGA using Non-Linear Neural Network., , , , , und . HCS, Seite 1-14. IEEE, (2022)A 3D-Stacked SRAM using Inductive Coupling with Low-Voltage Transmitter and 12: 1 SerDes., , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)A 0.13mJ/Prediction CIFAR-100 Raster-Scan- Based Wired-Logic Processor Using Non-Linear Neural Network., , , , , und . ISCAS, Seite 1-5. IEEE, (2023)A Fully Synthesized 13.7μJ/Prediction 88% Accuracy CIFAR-10 Single-Chip Data-Reusing Wired-Logic Processor Using Non-Linear Neural Network., , , , , und . ASP-DAC, Seite 182-183. ACM, (2023)A 3D-Stacked SRAM Using Inductive Coupling Technology for AI Inference Accelerator in 40-nm CMOS., , , und . ASP-DAC, Seite 97-98. ACM, (2021)