Autor der Publikation

Incremental SAT-Based Reverse Engineering of Camouflaged Logic Circuits.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (10): 1647-1659 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Characterizing Power Distribution Attacks in Multi-User FPGA Environments., , und . FPL, Seite 194-201. IEEE, (2019)Loop Unrolling for Energy Efficiency in Low-Cost Field-Programmable Gate Arrays., , , und . ACM Trans. Reconfigurable Technol. Syst., 11 (4): 26:1-26:23 (2019)Power Distribution Attacks in Multitenant FPGAs., , und . IEEE Trans. Very Large Scale Integr. Syst., 28 (12): 2685-2698 (2020)Incremental SAT-Based Reverse Engineering of Camouflaged Logic Circuits., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (10): 1647-1659 (2017)Remote Power Side-Channel Attacks on CNN Accelerators in FPGAs., , , , und . CoRR, (2020)Remote Power Attacks on the Versatile Tensor Accelerator in Multi-Tenant FPGAs., , , , , und . FCCM, Seite 242-246. IEEE, (2021)Reliable PUF design using failure patterns from time-controlled power gating., und . DFT, Seite 135-140. IEEE Computer Society, (2016)Security Evaluation and Enhancement of Bistable Ring PUFs., , , und . RFIDSec, Volume 9440 von Lecture Notes in Computer Science, Seite 3-16. Springer, (2015)Survey on Applications of Formal Methods in Reverse Engineering and Intellectual Property Protection., , , , und . J. Hardw. Syst. Secur., 2 (3): 214-224 (2018)COUNTERFOIL: Verifying Provenance of Integrated Circuits using Intrinsic Package Fingerprints and Inexpensive Cameras., , und . USENIX Security Symposium, Seite 1255-1272. USENIX Association, (2020)