( en | de | ru )

 

Disambiguierung von "Lu, Shih-Lien"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance.

, , , , , , , , , , und . IEEE J. Solid State Circuits, 46 (1): 194-208 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lien

Yichang Shih

Shih-En Shih

Lu Lu

Abdel-Fattah Shihada

 

Weitere Publikationen von Autoren mit dem selben Namen

An FPGA-based Pentium in a complete desktop system., , , , und . FPGA, Seite 53-59. ACM, (2007)Design of a static MIMD data flow processor using micropipelines., und . IEEE Trans. Very Large Scale Integr. Syst., 3 (3): 370-378 (1995)Implementation of micropipelines in enable/disable CMOS differential logic.. IEEE Trans. Very Large Scale Integr. Syst., 3 (2): 338-341 (1995)A foundry's view of hardware security.. VLSI-DAT, Seite 1. IEEE, (2018)Dynamic addressing memory arrays with physical locality., , , , und . MICRO, Seite 161-170. ACM/IEEE Computer Society, (2002)Coming challenges in microarchitecture and architecture., , , , , und . Proc. IEEE, 89 (3): 325-340 (2001)Energy-efficient cache design using variable-strength error-correcting codes., , , , , und . ISCA, Seite 461-472. ACM, (2011)Circuit techniques for dynamic variation tolerance., , , , , , und . DAC, Seite 4-7. ACM, (2009)Hardware-based Pointer Data Prefetcher., und . ICCD, Seite 290-298. IEEE Computer Society, (2003)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)