( en | de | ru )

 

Disambiguierung von "Kyung, Kyehyun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
11.4 A 512Gb 3b/cell 64-stacked WL 3D V-NAND flash memory.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 202-203. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Choy Kyungcheol

Suk-Hun Kyung

Kyung Huh

Kyung Nam Paik

Kyung Ah Hong

 

Weitere Publikationen von Autoren mit dem selben Namen

1.2V 1.6Gb/s 56nm 6F2 4Gb DDR3 SDRAM with hybrid-I/O sense amplifier and segmented sub-array architecture., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 128-129. IEEE, (2009)A 2.5-V 2.0-Gbyte/s 288-Mb packet-based DRAM with enhanced cell efficiency and noise immunity., , , , , , , , , und . IEEE J. Solid State Circuits, 36 (5): 735-743 (2001)19.5 Three-dimensional 128Gb MLC vertical NAND Flash-memory with 24-WL stacked layers and 50MB/s high-speed programming., , , , , , , , , und 35 andere Autor(en). ISSCC, Seite 334-335. IEEE, (2014)A 64Gb 533Mb/s DDR interface MLC NAND Flash in sub-20nm technology., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 430-432. IEEE, (2012)A new 3-bit programming algorithm using SLC-to-TLC migration for 8MB/s high performance TLC NAND flash memory., , , , , , , , , und 7 andere Autor(en). VLSIC, Seite 132-133. IEEE, (2012)Three-Dimensional 128 Gb MLC Vertical nand Flash Memory With 24-WL Stacked Layers and 50 MB/s High-Speed Programming., , , , , , , , , und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 204-213 (2015)7.2 A 128Gb 3b/cell V-NAND flash memory with 1Gb/s I/O rate., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 1.2V 12.8GB/s 2Gb mobile Wide-I/O DRAM with 4×128 I/Os using TSV-based stacking., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 496-498. IEEE, (2011)7.6 1GB/s 2Tb NAND flash multi-chip package with frequency-boosting interface chip., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)11.4 A 512Gb 3b/cell 64-stacked WL 3D V-NAND flash memory., , , , , , , , , und 34 andere Autor(en). ISSCC, Seite 202-203. IEEE, (2017)