( en | de | ru )

 

Disambiguierung von "Narayanan, Vijaykrishnan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Trends and Opportunities for SRAM Based In-Memory and Near-Memory Computation.

, , , , , , , , , und . ISQED, Seite 547-552. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

Narayanan Sundaram

 

Weitere Publikationen von Autoren mit dem selben Namen

Influence of compiler optimizations on system power., , , und . DAC, Seite 304-307. ACM, (2000)Hardware and Software Techniques for Controlling DRAM Power Modes., , , , und . IEEE Trans. Computers, 50 (11): 1154-1173 (2001)Modeling steep slope devices: From circuits to architectures., , , , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Design space exploration of workload-specific last-level caches., , , , und . ISLPED, Seite 243-248. ACM, (2012)Design and analysis of an NoC architecture from performance, reliability and energy perspective., , , , und . ANCS, Seite 173-182. ACM, (2005)A low latency router supporting adaptivity for on-chip interconnects., , , , und . DAC, Seite 559-564. ACM, (2005)Ferroelectric Transistor based Non-Volatile Flip-Flop., , , , , und . ISLPED, Seite 10-15. ACM, (2016)A defect-aware approach for mapping reconfigurable Single-Electron Transistor arrays., , , , , und . ASP-DAC, Seite 118-123. IEEE, (2015)Efficient methodology for detection and correction of SEU-based interconnect errors in FPGAs using partial reconfiguration (abstract only)., , , , und . FPGA, Seite 265. ACM, (2005)Editorial., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 34 (1): 1 (2015)