( en | de | ru )

 

Disambiguierung von "Armejach, Adrià"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Mont-Blanc 2020: Towards Scalable and Power Efficient European HPC Processors.

, , , , , , , , , , , , , , und . DATE, Seite 136-141. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Adria Wehser

Johann Adrian

Werner Adrian

Joachim Adrian

Werner Adrian

 

Weitere Publikationen von Autoren mit dem selben Namen

A BF16 FMA is All You Need for DNN Training., , , , und . ARITH, Seite 9. IEEE, (2022)Using a Reconfigurable L1 Data Cache for Efficient Version Management in Hardware Transactional Memory., , , , , , und . PACT, Seite 361-371. IEEE Computer Society, (2011)Evaluating Mixed-Precision Arithmetic for 3D Generative Adversarial Networks to Simulate High Energy Physics Detectors., , , , , und . ICMLA, Seite 49-56. IEEE, (2020)Dynamically Adapting Floating-Point Precision to Accelerate Deep Neural Network Training., , , , und . ICMLA, Seite 980-987. IEEE, (2021)Mont-Blanc 2020: Towards Scalable and Power Efficient European HPC Processors., , , , , , , , , und 5 andere Autor(en). DATE, Seite 136-141. IEEE, (2021)gem5 + rtl: A Framework to Enable RTL Models Inside a Full-System Simulator., , und . ICPP, Seite 29:1-29:11. ACM, (2021)DynAMO: Improving Parallelism Through Dynamic Placement of Atomic Memory Operations., , , , , , und . ISCA, Seite 30:1-30:13. ACM, (2023)Multilevel simulation-based co-design of next generation HPC microprocessors., , , , , , , , , und 10 andere Autor(en). PMBS, Seite 18-29. IEEE, (2021)Porting and Optimizing BWA-MEM2 Using the Fujitsu A64FX Processor., , , , und . IEEE ACM Trans. Comput. Biol. Bioinform., 20 (5): 3139-3153 (September 2023)Circuit design of a dual-versioning L1 data cache for optimistic concurrency., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 325-330. ACM, (2011)