( en | de | ru )

 

Disambiguierung von "Ha, Yajun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Energy-Efficient Stream-Based FPGA Implementation of Feature Extraction Algorithm for LiDAR Point Clouds With Effective Local-Search.

, , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (1): 253-265 (Januar 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yajun Fang

Yajun Xiao

Yajun Cheng

Hoang Ha

Ngo Ha

 

Weitere Publikationen von Autoren mit dem selben Namen

AxC-CS: Approximate Computing for Hardware Efficient Compressed Sensing Encoder Design., , , und . SoCC, Seite 479-483. IEEE, (2019)Analytical Two-Level Near Threshold Cache Exploration for Low Power Biomedical Applications., , , und . ACA, Volume 908 von Communications in Computer and Information Science, Seite 95-108. Springer, (2018)Quality Estimation and Optimization of Adaptive Stereo Matching Algorithms for Smart Vehicles., , und . ACM Trans. Embed. Comput. Syst., 19 (2): 10:1-10:24 (2020)B*-tree based variability-aware floorplanning., , und . APCCAS, Seite 1191-1194. IEEE, (2010)AES architectures for minimum-energy operation and silicon demonstration in 65nm with lowest energy per encryption., , und . ISCAS, Seite 2349-2352. IEEE, (2015)Statistical noise margin estimation for sub-threshold combinational circuits., , , und . ASP-DAC, Seite 176-179. IEEE, (2008)Area Efficient Box Filter Acceleration by Parallelizing with Optimized Adder Tree., , und . ISVLSI, Seite 55-60. IEEE, (2019)sFPGA - A scalable switch based FPGA architecture and design methodology., , und . FPL, Seite 95-100. IEEE, (2008)sFPGA2 - A scalable GALS FPGA architecture and design methodology., , , und . FPL, Seite 314-319. IEEE, (2009)Design of a high speed pseudo-random bit sequence based time resolved single photon counter on FPGA., , , , und . FPL, Seite 583-586. IEEE, (2008)