( en | de | ru )

 

Disambiguierung von "Fan, Zhihua"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
LeakageFreeSpec: Applying the Wiping Approach to Defend Against Transient Execution Attacks.

, , , und . CF, ACM, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhihua Yue

Zhihua Peng

Zhihua Xie

Zhihua Du

Zhihua Sui

 

Weitere Publikationen von Autoren mit dem selben Namen

A Loop Optimization Method for Dataflow Architecture., , , , , , , und . HPCC/DSS/SmartCity/DependSys, Seite 202-211. IEEE, (2022)DFU-E: A Dataflow Architecture for Edge DSP and AI Applications., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Parallel Distributed Syst., 36 (6): 1100-1114 (Juni 2025)Accelerating Convolutional Neural Networks by Exploiting the Sparsity of Output Activation., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Parallel Distributed Syst., 34 (12): 3253-3265 (Dezember 2023)Improving Utilization of Dataflow Architectures Through Software and Hardware Co-Design., , , , , und . Euro-Par, Volume 14100 von Lecture Notes in Computer Science, Seite 245-259. Springer, (2023)Augmented Reality Based Educational Design for Children., , , und . Int. J. Emerg. Technol. Learn., 14 (3): 51-60 (2019)StreamDCIM: A Tile-based Streaming Digital CIM Accelerator with Mixed-stationary Cross-forwarding Dataflow for Multimodal Transformer., , , , , , und . CoRR, (Februar 2025)DFGC: DFG-aware NoC Control based on Time Stamp Prediction for Dataflow Architecture., , und . ICCD, Seite 432-439. IEEE, (2023)LeakageFreeSpec: Applying the Wiping Approach to Defend Against Transient Execution Attacks., , , und . CF, ACM, (2024)Accelerating Authenticated Block Ciphers via RISC-V Custom Cryptography Instructions., , , , , , , , und . DATE, Seite 1-7. IEEE, (2025)ROMA: A Reconfigurable On-chip Memory Architecture for Multi-core Accelerators., , , , , , , , , und . HPCC/DSS/SmartCity/DependSys, Seite 49-57. IEEE, (2023)