Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Execution modeling in self-aware FPGA-based architectures for efficient resource management., , , , , und . ReCoSoC, Seite 1-8. IEEE, (2015)A dynamic communication strategy for the distributed ATPG system DPLATON., , , und . EURO-DAC, Seite 271-276. IEEE Computer Society, (1993)Message from the chairs., , , und . ReCoSoC, Seite 1. IEEE, (2015)Introduction to the Special Section on FPGAs Technology and Applications., , und . Comput. Electr. Eng., (2016)Accelerating the evolution of a systolic array-based evolvable hardware system., und . Microprocess. Microsystems, (2018)Run-Time Reconfigurable MPSoC-Based On-Board Processor for Vision-Based Space Navigation., , , , , , und . IEEE Access, (2020)Exploiting Hardware-Based Data-Parallel and Multithreading Models for Smart Edge Computing in Reconfigurable FPGAs., , , und . IEEE Trans. Computers, 71 (11): 2903-2914 (2022)Self-Reconfigurable Evolvable Hardware System for Adaptive Image Processing., , , , , und . IEEE Trans. Computers, 62 (8): 1481-1493 (2013)A digital system to emulate wireless networks., , , und . IET Comput. Digit. Tech., 1 (5): 444-450 (2007)Generic Systolic Array for Run-Time Scalable Cores., , , und . ARC, Volume 5992 von Lecture Notes in Computer Science, Seite 4-16. Springer, (2010)