( en | de | ru )

 

Disambiguierung von "Anderson, Jason Helge"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parallelizing FPGA placement using Transactional Memory.

, , und . FPT, Seite 61-69. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ian Jason

Hans Helge

Alexandra Helgert

Roland Helger

Thomas Helge

 

Weitere Publikationen von Autoren mit dem selben Namen

Subleq⊝: An Area-Efficient Two-Instruction-Set Computer., , , und . IEEE Embed. Syst. Lett., 9 (2): 33-36 (2017)EASY: Efficient Arbiter SYnthesis from Multi-threaded Code., , , , und . FPGA, Seite 142-151. ACM, (2019)Clock power reduction for virtex-5 FPGAs., , und . FPGA, Seite 13-22. ACM, (2009)Impact of FPGA architecture on resource sharing in high-level synthesis., , , , , , und . FPGA, Seite 111-114. ACM, (2012)High-level synthesis with LegUp: a crash course for users and researchers., , , und . FPGA, Seite 7-8. ACM, (2013)CGRA-ME: An Open-Source Framework for CGRA Architecture and CAD Research : (Invited Paper)., , , , , , , und . ASAP, Seite 156-162. IEEE, (2021)Double-Pumping the Interconnect for Area Reduction in Coarse-Grained Reconfigurable Arrays., , , und . ASAP, Seite 242-249. IEEE, (2021)Power Modeling for Heterogeneous Processors., , und . GPGPU@ASPLOS, Seite 90. ACM, (2014)Compact Area and Performance Modelling for CGRA Architecture Evaluation., und . FPT, Seite 126-133. IEEE, (2018)Bitwidth-optimized hardware accelerators with software fallback., und . FPT, Seite 136-143. IEEE, (2013)