Autor der Publikation

Design of asynchronous 2-phase ternary encoding protocol using multiple-valued logic.

, , und . ISOCC, Seite 416-419. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

472MHz throughput asynchronous FIFO design on a Virtex-5 FPGA device., , , und . IEICE Electron. Express, 8 (9): 676-683 (2011)PCIe Bridge Hardware for Gen-Z Memory System., , , und . ICEIC, Seite 1-3. IEEE, (2021)A Novel Mechanism for Delay-Insensitive Data Transfer Based on Current-Mode Multiple Valued Logic., und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 691-700. Springer, (2004)Design of a clockless MSP430 core using mixed asynchronous design flow., , , , und . IEICE Electron. Express, 14 (8): 20170162 (2017)Fine-grained power gating of datapath using FSM., , , und . NESEA, Seite 1-5. IEEE Computer Society, (2011)Verification of Interconnect RTL Code for Memory-Centric Computing using UVM., , und . ICEIC, Seite 1-4. IEEE, (2021)Appropriate Synchronization Time Allocation for Distributed Heterogeneous Parallel Computing Systems., , und . KSII Trans. Internet Inf. Syst., 13 (11): 5446-5463 (2019)Design of asynchronous 2-phase ternary encoding protocol using multiple-valued logic., , und . ISOCC, Seite 416-419. IEEE, (2011)Performance Evaluation of Fabric-Attached Memory Pool for AI Applications., und . ICEIC, Seite 1-4. IEEE, (2021)Persistent Memory Object Storage and Indexing for Scientific Computing., , , , , und . MCHPC@SC, Seite 1-9. IEEE, (2020)