Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Appropriate Synchronization Time Allocation for Distributed Heterogeneous Parallel Computing Systems., , und . KSII Trans. Internet Inf. Syst., 13 (11): 5446-5463 (2019)Verification of Interconnect RTL Code for Memory-Centric Computing using UVM., , und . ICEIC, Seite 1-4. IEEE, (2021)472MHz throughput asynchronous FIFO design on a Virtex-5 FPGA device., , , und . IEICE Electron. Express, 8 (9): 676-683 (2011)PCIe Bridge Hardware for Gen-Z Memory System., , , und . ICEIC, Seite 1-3. IEEE, (2021)Low Delay-Power Product Current-Mode Multiple Valued Logic for Delay-Insensitive Data Transfer Mechanism., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 88-A (5): 1379-1383 (2005)Low Static Powered Asynchronous Data Transfer for GALS System., und . IEICE Trans. Inf. Syst., 91-D (4): 1189-1192 (2008)A Novel Mechanism for Delay-Insensitive Data Transfer Based on Current-Mode Multiple Valued Logic., und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 691-700. Springer, (2004)Design of a clockless MSP430 core using mixed asynchronous design flow., , , , und . IEICE Electron. Express, 14 (8): 20170162 (2017)Functional unit duplication for reducing dynamic power., , , , , und . IEICE Electron. Express, 7 (2): 98-104 (2010)Fine-grained power gating of datapath using FSM., , , und . NESEA, Seite 1-5. IEEE Computer Society, (2011)