( en | de | ru )

 

Disambiguierung von "Satpathy, Sudhir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.4GHz 20.5Gbps GZIP decompression accelerator in 14nm CMOS featuring dual-path out-of-order speculative Huffman decoder and multi-write enabled register file array.

, , , , , , , , , , , und . VLSI Circuits, Seite 238-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhir Singh

Sudhir Bhiwapurkar

Sudhir Kumar

Sudhir Bhiwapurkar

Sudhir Bhiwapurkar

 

Weitere Publikationen von Autoren mit dem selben Namen

Centip3De: a many-core prototype exploring 3D integration and near-threshold computing., , , , , , , , , und 5 andere Autor(en). Commun. ACM, 56 (11): 97-104 (2013)Energy efficient and ultra low voltage security circuits for nanoscale CMOS technologies., , , und . CICC, Seite 1-4. IEEE, (2017)A 4900- $\mu$ m2 839-Mb/s Side-Channel Attack- Resistant AES-128 in 14-nm CMOS With Heterogeneous Sboxes, Linear Masked MixColumns, and Dual-Rail Key Addition., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 55 (4): 945-955 (2020)16.1 A 340mV-to-0.9V 20.2Tb/s source-synchronous hybrid packet/circuit-switched 16×16 network-on-chip in 22nm tri-gate CMOS., , , , , , , , , und . ISSCC, Seite 276-277. IEEE, (2014)A 230mV-950mV 2.8Tbps/W Unified SHA256/SM3 Secure Hashing Hardware Accelerator in 14nm Tri-Gate CMOS., , , , , , , und . ESSCIRC, Seite 98-101. IEEE, (2018)A 1.4GHz 20.5Gbps GZIP decompression accelerator in 14nm CMOS featuring dual-path out-of-order speculative Huffman decoder and multi-write enabled register file array., , , , , , , , , und 2 andere Autor(en). VLSI Circuits, Seite 238-. IEEE, (2019)A 225-950mV 1.5Tbps/W Whirlpool Hashing Accelerator for Secure Automotive Platforms in 14nm CMOS., , , , , , , , und . CICC, Seite 1-4. IEEE, (2019)XPoint cache: scaling existing bus-based coherence protocols for 2D and 3D many-core systems., , , , , , , , und . PACT, Seite 75-86. ACM, (2012)Ultra-low energy circuit building blocks for security technologies., , , und . DATE, Seite 391-394. IEEE, (2018)μRNG: A 300-950mV 323Gbps/W all-digital full-entropy true random number generator in 14nm FinFET CMOS., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 116-119. IEEE, (2015)