( en | de | ru )

 

Disambiguierung von "Matsuura, Tatsuji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-bit sigma-delta TDC architecture with self-calibration.

, , , , , , , , , , , , und . APCCAS, Seite 671-674. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Takeshi Matsuura

 

Weitere Publikationen von Autoren mit dem selben Namen

Duty Ratio and Capacitance Analysis of AC/DC Converter without Current Control Circuit., , , und . ISPACS, Seite 1-2. IEEE, (2019)Examination of Incremental ADC with SAR ADC to Reduce Conversion Time with High Accuracy., , , und . ISPACS, Seite 1-2. IEEE, (2019)Background calibration algorithm for pipelined ADC with open-loop residue amplifier using split ADC structure., , , , , , und . APCCAS, Seite 200-203. IEEE, (2010)A 12-bit 1.25MS/s Area-Efficient Radix-Value Self-Estimated Non-Binary Cyclic ADC with Relaxed Requirements on Analog Components., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (2): 534-540 (2017)Integrated CMOS ADC - Tutorial review on recent hybrid SAR-ADCs.. MIXDES, Seite 29-34. IEEE, (2017)Non-binary SAR ADC with digital error correction for low power applications., , , , , , , , und . APCCAS, Seite 196-199. IEEE, (2010)ΔΣ ADCs and Converter Techniques., und . ISSCC, Seite 236-237. IEEE, (2007)A 14bit 80kSPS non-binary cyclic ADC without high accuracy analog components., , , , , und . ASP-DAC, Seite 15-16. IEEE, (2017)A 12-Bit 3.3MS/S pipeline cyclic ADC with correlated level shifting technique., , , , , , und . ISPACS, Seite 602-605. IEEE, (2017)Non-binary cyclic and binary SAR hybrid ADC., , , und . MIXDES, Seite 105-109. IEEE, (2017)