( en | de | ru )

 

Disambiguierung von "Dong, Yunzhi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 72 dB-DR 465 MHz-BW Continuous-Time 1-2 MASH ADC in 28 nm CMOS.

, , , , , , , , , , und . IEEE J. Solid State Circuits, 51 (12): 2917-2927 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Döngi

Purinerge und GAbAerge Calciumsignale in Astrozyten des Bulbus olfactorius der Maus. TU Kaiserslautern, (2009)

Dong Chen

Acceleration of the spatial selective excitation of MRI via sparse approximation. TU München, (2009)

Manfred Dönges

Klaus Georg Dönges

Johannes Dönges

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4-Gbps POF Receiver Using Linear Equalizer With Multi-Shunt-Shunt Feedbacks in 65-nm CMOS., und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (10): 617-621 (2013)A 9mW high band FM-UWB receiver front-end., , , , und . ESSCIRC, Seite 302-305. IEEE, (2008)Adaptive digital noise-cancellation filtering using cross-correlators for continuous-time MASH ADC in 28nm CMOS., , , , , , , , , und . CICC, Seite 1-4. IEEE, (2018)15.5 A 930mW 69dB-DR 465MHz-BW CT 1-2 MASH ADC in 28nm CMOS., , , , , , , , , und . ISSCC, Seite 278-279. IEEE, (2016)A monolithic 3.125 Gbps fiber optic receiver front-end for POF applications in 65 nm CMOS., und . CICC, Seite 1-4. IEEE, (2011)A -89-dBc IMD3 DAC Sub-System in a 465-MHz BW CT Delta-Sigma ADC Using a Power and Area Efficient Calibration Technique., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (7): 859-863 (2018)Adaptive digital noise-cancellation filtering using cross-correlators for continuous-time MASH ADC in 28nm CMOS., , , , , , , , , und . CICC, Seite 1-4. IEEE, (2017)A 72 dB-DR 465 MHz-BW Continuous-Time 1-2 MASH ADC in 28 nm CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 51 (12): 2917-2927 (2016)Towards Building Edge-side Common Data Processing Services on The Computing Continuum., , und . Middleware Demos/Posters/Doctoral Symposium, Seite 27-28. ACM, (2023)29.2 A 235mW CT 0-3 MASH ADC achieving -167dBFS/Hz NSD with 53MHz BW., , , , und . ISSCC, Seite 480-481. IEEE, (2014)