Autor der Publikation

Adaptive digital noise-cancellation filtering using cross-correlators for continuous-time MASH ADC in 28nm CMOS.

, , , , , , , , , und . CICC, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

15.5 A 930mW 69dB-DR 465MHz-BW CT 1-2 MASH ADC in 28nm CMOS., , , , , , , , , und . ISSCC, Seite 278-279. IEEE, (2016)A -89-dBc IMD3 DAC Sub-System in a 465-MHz BW CT Delta-Sigma ADC Using a Power and Area Efficient Calibration Technique., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (7): 859-863 (2018)Adaptive digital noise-cancellation filtering using cross-correlators for continuous-time MASH ADC in 28nm CMOS., , , , , , , , , und . CICC, Seite 1-4. IEEE, (2017)A 72 dB-DR 465 MHz-BW Continuous-Time 1-2 MASH ADC in 28 nm CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 51 (12): 2917-2927 (2016)A Reconfigurable ΔΣ ADC With Up to 100 MHz Bandwidth Using Flash Reference Shuffling., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (8): 2263-2271 (2014)An 8th-order MASH delta-sigma with an OSR of 3., und . ESSCIRC, Seite 476-479. IEEE, (2009)A reconfigurable ΔΣ modulator with up to 100 MHz bandwidth using flash reference shuffling., , und . CICC, Seite 1-4. IEEE, (2013)A DC-to-1 GHz Tunable RF Delta Sigma ADC Achieving DR = 74 dB and BW = 150 MHz at f0 = 450 MHz Using 550 mW., , , , , , , und . IEEE J. Solid State Circuits, 47 (12): 2888-2897 (2012)A time-interleaved continuous-time ΔΣ modulator with 20MHz signal bandwidth., und . ESSCIRC, Seite 447-450. IEEE, (2005)High-speed oversampled continuous-time analog-to-digital converters., und . MWSCAS, Seite 1001-1004. IEEE, (2017)