( en | de | ru )

 

Disambiguierung von "Kobayashi, Masaharu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
3-Layer stacked pixel-parallel CMOS image sensors using hybrid bonding of SOI wafers.

, , , , , , , , und . Imaging Sensors and Systems, Seite 1-4. Society for Imaging Science and Technology, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masaharu Imai

Masaharu Oba

Yoshitake Kobayashi

Wakiko Kobayashi

Wataru Kobayashi

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance and Reliability of Nanosheet Oxide Semiconductor FETs with ALD-Grown InGaO for 3D Integration (Invited)., , , , , , , , , und . IRPS, Seite 9. IEEE, (2024)Quarter Video Graphics Array Full-Digital Image Sensing with Wide Dynamic Range and Linear Output Using Pixel-Wise 3D Integration., , , , , , , , , und 1 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2018)Comprehensive Understanding of Negative Capacitance FET From the Perspective of Transient Ferroelectric Model., , und . ASICON, Seite 1-4. IEEE, (2019)Monolithic 3D Integration of Oxide Semiconductor FETs and Memory Devices for AI Acceleration (Invited).. IRPS, Seite 1-6. IEEE, (2022)3-Layer stacked pixel-parallel CMOS image sensors using hybrid bonding of SOI wafers., , , , , , , , und . Imaging Sensors and Systems, Seite 1-4. Society for Imaging Science and Technology, (2022)Scalability Study on Ferroelectric-HfO2 Tunnel Junction Memory Based on Non-equilibrium Green Function Method., , , , und . NVMTS, Seite 1-5. IEEE, (2019)Three-dimensional integrated circuits and stacked CMOS image sensors using direct bonding of SOI layers., , , , , , , , und . 3DIC, Seite TS9.2.1-TS9.2.4. IEEE, (2015)Triple-Layering Technology for Pixel-Parallel CMOS Image Sensors Developed by Hybrid Bonding of SOI Wafers., , , , , , , , , und 2 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2019)Parallel nonvolatile programming of power-up states of SRAM cells., , , und . ASICON, Seite 418-421. IEEE, (2017)A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel and InSnOx Electrode with Normally-off Operation, High Mobility and Reliability for 3D Integrated Devices., , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)