Autor der Publikation

MultiCon: An Efficient Timing-based Side Channel Attack on Shared Memory Multicores.

, und . ICCD, Seite 97-104. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A model to exploit power-performance efficiency in superscalar processors via structure resizing., und . ACM Great Lakes Symposium on VLSI, Seite 215-220. ACM, (2010)Predictive Thermal Management for Chip Multiprocessors Using Co-designed Virtual Machines., und . HiPEAC, Volume 5409 von Lecture Notes in Computer Science, Seite 293-307. Springer, (2009)CoDG-ReRAM: An Algorithm-Hardware Co-design to Accelerate Semi-Structured GNNs on ReRAM., , , , , , , , , und 1 andere Autor(en). ICCD, Seite 280-289. IEEE, (2022)A framework to accelerate sequential programs on homogeneous multicores., , , und . VLSI-SoC, Seite 344-347. IEEE, (2013)A self-adaptive system architecture to address transistor aging., und . DATE, Seite 81-86. IEEE, (2009)POSTER: Exploiting Multi-Level Task Dependencies to Prune Redundant Work in Relax-Ordered Task-Parallel Algorithms., , , und . PACT, Seite 495-496. IEEE, (2019)In-Hardware Moving Compute to Data Model to Accelerate Thread Synchronization on Large Multicores., , , und . IEEE Micro, 40 (1): 83-92 (2020)ConNOC: A Practical Timing Channel Attack on Network-on-chip Hardware in a Multicore Processor., und . HOST, Seite 192-202. IEEE, (2021)Characterization of mitigation schemes against timing-based side-channel attacks on PCIe hardware., , und . ISQED, Seite 1-6. IEEE, (2022)Seeds of SEED: Characterizing Enclave-level Parallelism in Secure Multicore Processors., und . SEED, Seite 203-209. IEEE, (2021)