( en | de | ru )

 

Disambiguierung von "Park, Kwanseo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 10 Gb/s hybrid PLL-based forwarded clock receiver in 65-nm CMOS.

, , , , , , und . ISCAS, Seite 2389-2392. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinhyung Park

Kwan Park

Shinja Park

June Park

Sungjune Park

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4-to-20Gb/s 1.87pJ/b Referenceless Digital CDR With Unlimited Frequency Detection Capability in 65nm CMOS., , , , , , und . VLSI Circuits, Seite 194-. IEEE, (2019)Analysis of Stochastic Phase-Frequency Detector in 2x Oversampling Clock and Data Recovery., und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (4): 1844-1848 (April 2024)A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control., , und . CICC, Seite 1-4. IEEE, (2017)Design Techniques for 48-Gb/s 2.4-pJ/b PAM-4 Baud-Rate CDR With Stochastic Phase Detector., , , , und . IEEE J. Solid State Circuits, 57 (10): 3014-3024 (2022)8 An Output-Bandwidth-Optimized 200Gb/s PAM-4 100Gb/s NRZ Transmitter with 5-Tap FFE in 28nm CMOS., , , , , , , und . ISSCC, Seite 128-130. IEEE, (2021)A 12-Gbps, 0.24-pJ/b/dB PAM-4 Receiver With Dead-Zone Free SS-MMSE PD for CIS Link., , , , und . IEEE Access, (2023)A 7.6 mW, 214-fs RMS jitter 10-GHz phase-locked loop for 40-Gb/s serial link transmitter based on two-stage ring oscillator in 65-nm CMOS., , , , und . A-SSCC, Seite 1-4. IEEE, (2015)A 200Gb/s PAM-4 Transmitter with Hybrid Sub-Sampling PLL in 28nm CMOS Technology., , , , , , , , , und 1 andere Autor(en). VLSI Technology and Circuits, Seite 34-35. IEEE, (2022)A 10 Gb/s hybrid PLL-based forwarded clock receiver in 65-nm CMOS., , , , , , und . ISCAS, Seite 2389-2392. IEEE, (2015)A 0.36 pJ/bit, 12.5 Gb/s forwarded-clock receiver with a sample swapping scheme and a half-bit delay line., , , , , und . ESSCIRC, Seite 447-450. IEEE, (2014)