( en | de | ru )

 

Disambiguierung von "Kim, Sungwoo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MAD MAcce: Supporting Multiply-Add Operations for Democratizing Matrix-Multiplication Accelerators.

, , , , , und . MICRO, Seite 367-379. ACM, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Taekwan Kim

Bongcheol Kim

Kim Gerber

Ryong Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Understanding users in consumer electronics experience design., , und . CHI Extended Abstracts, Seite 189-194. ACM, (2006)MAD MAcce: Supporting Multiply-Add Operations for Democratizing Matrix-Multiplication Accelerators., , , , , und . MICRO, Seite 367-379. ACM, (2023)A 20 Gb/s 0.4 pJ/b Energy-Efficient Transmitter Driver Utilizing Constant- Gm Bias., , , , , , , , und . IEEE J. Solid State Circuits, 51 (10): 2312-2327 (2016)A PVT Variation-Robust All-Digital Injection-Locked Clock Multiplier With Real-Time Offset Tracking Using Time-Division Dual Calibration., , , , , , , , und . IEEE J. Solid State Circuits, 56 (8): 2525-2538 (2021)Repair Crew Scheduling Considering Variable Disaster Aspects., , , und . APMS (1), Volume 513 von IFIP Advances in Information and Communication Technology, Seite 57-63. Springer, (2017)Robot System of DRC-HUBO+ and Control Strategy of Team KAIST in DARPA Robotics Challenge Finals., , , , , , , , , und 12 andere Autor(en). J. Field Robotics, 34 (4): 802-829 (2017)Traveling Salesman Problem With a Drone Station., und . IEEE Trans. Syst. Man Cybern. Syst., 49 (1): 42-52 (2019)A 22 to 26.5 Gb/s Optical Receiver With All-Digital Clock and Data Recovery in a 65 nm CMOS Process., , , , , , , und . IEEE J. Solid State Circuits, 50 (11): 2603-2612 (2015)A Four-Channel 32-Gb/s Transceiver With Current-Recycling Output Driver and On-Chip AC Coupling in 65-nm CMOS Process., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (5): 304-308 (2014)A 55.1 mW 1.62-to-8.1 Gb/s Video Interface Receiver Generating up to 680 MHz Stream Clock Over 20 dB Loss Channel., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (12): 1432-1436 (2017)