Autor der Publikation

Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell.

, , und . IPSJ Trans. Syst. LSI Des. Methodol., (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Standard Cell Optimization Method for Near-Threshold Voltage Operations., , , und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 32-41. Springer, (2012)Performance Modeling of VIA-Switch FPGA for Device-Circuit-Architecture Co-Optimization., , und . SoCC, Seite 112-117. IEEE, (2018)An energy-efficient on-chip memory structure for variability-aware near-threshold operation., , und . ISQED, Seite 23-28. IEEE, (2015)Value-dependence of SRAM leakage in deca-nanometer technologies., und . IEICE Electron. Express, 5 (1): 23-28 (2008)An Efficient Fault Injection Algorithm for Identifying Unimportant FFs in Approximate Computing Circuits., , und . DATE, Seite 1-2. IEEE, (2023)An Accuracy Reconfigurable Vector Accelerator Based on Approximate Logarithmic Multipliers., , und . ASP-DAC, Seite 568-573. IEEE, (2022)Maximizing Energy Efficiency of on-Chip Caches Exploiting Hybrid Memory Structure., , , und . PATMOS, Seite 237-242. IEEE, (2018)Minimizing inter-task interferences in scratch-pad memory usage for reducing the energy consumption of multi-task systems., , , , und . CASES, Seite 157-166. ACM, (2010)Power-Pro: Programmable Power Management Architecture., und . ASP-DAC, Seite 321-322. IEEE, (1998)Microarchitectural-level statistical timing models for near-threshold circuit design., , und . ASP-DAC, Seite 87-93. IEEE, (2015)