( en | de | ru )

 

Disambiguierung von "Sakui, Koji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
1.5-nm Node Surrounding Gate Transistor (SGT)-SRAM Cell with Staggered Pillar and Self-Aligned Process for Gate, Bottom Contact, and Pillar.

, , , , , , , , , , und . IMW, Seite 1-4. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koji Kameo

Koji Onoda

Koji Ota

Tomoko Kojima

Hajime Kojima

 

Weitere Publikationen von Autoren mit dem selben Namen

Bumpless Build Cube (BBCube) 3D: Heterogeneous 3D Integration Using WoW and CoW to Provide TB/s Bandwidth with Lowest Bit Access Energy., , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Sub-10 nm Multi-Nano-Pillar Type Vertical MOSFET., , und . IEICE Trans. Electron., 93-C (5): 557-562 (2010)1.5-nm Node Surrounding Gate Transistor (SGT)-SRAM Cell with Staggered Pillar and Self-Aligned Process for Gate, Bottom Contact, and Pillar., , , , , , , , , und 1 andere Autor(en). IMW, Seite 1-4. IEEE, (2021)A CMOS bandgap reference circuit with sub-1-V operation., , , , , , und . IEEE J. Solid State Circuits, 34 (5): 670-674 (1999)A 130-mm/2, 256-Mbit NAND flash with shallow trench isolation technology., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 34 (11): 1536-1543 (1999)High Bandwidth Memory (HBM) and High Bandwidth NAND (HBN) with the Bumpless TSV Technology., und . 3DIC, Seite 1-4. IEEE, (2019)A 120-mm2 64-Mb NAND flash memory achieving 180 ns/Byte effective program speed., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 32 (5): 670-680 (1997)A quick intelligent page-programming architecture and a shielded bitline sensing method for 3 V-only NAND flash memory., , , , , , , , und . IEEE J. Solid State Circuits, 29 (11): 1366-1373 (November 1994)Three-dimensional Integration (3DI) with Bumpless Interconnects for Tera-scale Generation : High Speed, Low Power, and Ultra-small Operating Platform., und . CICC, Seite 1-6. IEEE, (2019)A compact and low power logic design for multi-pillar vertical MOSFETs., und . ISCAS, Seite 309-312. IEEE, (2010)