Autor der Publikation

ROMA: A Reconfigurable On-chip Memory Architecture for Multi-core Accelerators.

, , , , , , , , , und . HPCC/DSS/SmartCity/DependSys, Seite 49-57. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Acceleration for GCNs via Bidirectional Fusion., , , , , , , und . IEEE Comput. Archit. Lett., 20 (1): 66-69 (2021)Scalable and efficient graph traversal on high-throughput cluster., , , , , und . CCF Trans. High Perform. Comput., 3 (1): 101-113 (2021)An Evolutionary Technique for Performance-Energy-Temperature Optimized Scheduling of Parallel Tasks on Multi-Core Processors., , und . IEEE Trans. Parallel Distributed Syst., 27 (3): 668-681 (2016)Rethinking Efficiency and Redundancy in Training Large-scale Graphs., , , , , , und . CoRR, (2022)Highly Efficient Breadth-First Search on CPU-Based Single-Node System., , , , , und . HPCC/SmartCity/DSS, Seite 2066-2071. IEEE, (2019)A Sharing Path Awareness Scheduling Algorithm for Dataflow Architecture., , , , , , , und . HPCC/SmartCity/DSS, Seite 9-18. IEEE, (2019)A Loop Optimization Method for Dataflow Architecture., , , , , , , und . HPCC/DSS/SmartCity/DependSys, Seite 202-211. IEEE, (2022)Enabling coordinated register allocation and thread-level parallelism optimization for GPUs., , , , , , und . MICRO, Seite 395-406. ACM, (2015)Minimal Multi-threading: Finding and Removing Redundant Instructions in Multi-threaded Processors., , , , , , und . MICRO, Seite 337-348. IEEE Computer Society, (2010)Optimized Register Renaming Scheme for Stack-Based x86 Operations., , , , , , , , und . ARCS, Volume 4415 von Lecture Notes in Computer Science, Seite 43-56. Springer, (2007)