( en | de | ru )

 

Disambiguierung von "Cheng, Chih-Chi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Architecture Design of Motion-Compensated Temporal Filtering/Motion Compensated Prediction Engine.

, , , , , und . IEEE Trans. Circuits Syst. Video Techn., 18 (1): 98-109 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Walid Shehab Chihab

Matei Chihaia

Cristian Ionuţ Chihaia

Houssem-Eddine Chihoub

Ping-I Chih

 

Weitere Publikationen von Autoren mit dem selben Namen

On-Chip Memory Optimization Scheme for VLSI Implementation of Line-Based Two-Dimentional Discrete Wavelet Transform., , , , und . IEEE Trans. Circuits Syst. Video Techn., 17 (7): 814-822 (2007)Design and Implementation of JPEG 2000 Codec with Bit-Plane Scalable Architecture., , , , und . SiPS, Seite 428-433. IEEE, (2006)Scalable Rate-Distortion-Computation Hardware Accelerator for MCTF and ME., , , und . ICME, Seite 365-368. IEEE Computer Society, (2006)Application Layer Error Correction Scheme for Video Header Protection on Wireless Network., , , , , und . ISM, Seite 499-505. IEEE Computer Society, (2005)Diastolic arrays: throughput-driven reconfigurable computing., , , , und . ICCAD, Seite 457-464. IEEE Computer Society, (2008)iVisual: an intelligent visual sensor SoC with 2790fps CMOS image sensor and 205GOPS/W vision processor., , , , und . DAC, Seite 90-95. ACM, (2008)Efficient Architecture Design of Motion-Compensated Temporal Filtering/Motion Compensated Prediction Engine., , , , , und . IEEE Trans. Circuits Syst. Video Techn., 18 (1): 98-109 (2008)Frame-level data reuse for motion-compensated temporal filtering., , , und . ISCAS, IEEE, (2006)Multiple-lifting scheme: memory-efficient VLSI implementation for line-based 2-D DWT., , , , und . ISCAS (5), Seite 5190-5193. IEEE, (2005)Line Buffer Wordlength Analysis for Line-Based 2-D DWT., , , und . ICASSP (3), Seite 924-927. IEEE, (2006)