( en | de | ru )

 

Disambiguierung von "Mishchenko, Alan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Exact and Heuristic Minimization of the Average Path Length in Decision Diagrams.

, , , und . J. Multiple Valued Log. Soft Comput., 11 (5-6): 437-465 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Oleksiy Mishchenko

Safwat Alani

Maia Alandjiyska

Yilmaz Alan

Bertold Aland

 

Weitere Publikationen von Autoren mit dem selben Namen

A Boolean Paradigm in Multi-Valued Logic Synthesis., und . IWLS, Seite 173-177. (2002)On-the-fly and DAG-aware: Rewriting Boolean Networks with Exact Synthesis., , , , und . DATE, Seite 1649-1654. IEEE, (2019)Incremental ATPG methods for multiple faults under multiple fault models., , , und . ISQED, Seite 177-180. IEEE, (2015)Invariant-Strengthened Elimination of Dependent State Elements., , , , und . FMCAD, Seite 1-9. IEEE, (2008)NINJA: boolean modelling and formal verification of tiered-rate chemical reaction networks (extended abstract)., , , , , , und . BCB, Seite 623-624. ACM, (2014)Scalable min-register retiming under timing and initializability constraints., , und . DAC, Seite 534-539. ACM, (2008)Boolean Rewriting Strikes Back: Reconvergence-Driven Windowing Meets Resynthesis., , , und . ASP-DAC, Seite 395-402. IEEE, (2022)Rewriting Environment for Arithmetic Circuit Verification., , , , und . LPAR, Volume 57 von EPiC Series in Computing, Seite 656-666. EasyChair, (2018)Three-Input Gates for Logic Synthesis., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (10): 2184-2188 (2021)A theory of nondeterministic networks., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 977-999 (2006)