( en | de | ru )

 

Disambiguierung von "Andersson, Oskar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improving practical sensitivity of energy optimized wake-up receivers: proof of concept in 65nm CMOS.

, , , , und . CoRR, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Magnus Oskarsson

Gunther Andersson

Christina Andersson

Paul Andersson

Olaf Anderßon

 

Weitere Publikationen von Autoren mit dem selben Namen

PeakEngine: A Deterministic On-the-Fly Pruning Neural Network Accelerator for Hearing Instruments., , , und . IEEE Trans. Very Large Scale Integr. Syst., 32 (1): 150-163 (Januar 2024)A 65-nm CMOS area optimized de-synchronization flow for sub-VT designs., , , , , und . VLSI-SoC, Seite 380-385. IEEE, (2013)An area efficient single-cycle xVDD sub-Vth on-chip boost scheme in 28 nm FD-SOI., , , , und . A-SSCC, Seite 229-232. IEEE, (2016)A Min-Heap-Based Accelerator for Deterministic On-the-Fly Pruning in Neural Networks., , , und . ISCAS, Seite 1-5. IEEE, (2023)A 35 fJ/bit-access sub-VT memory using a dual-bit area-optimized standard-cell in 65 nm CMOS., , , und . ESSCIRC, Seite 243-246. IEEE, (2014)Ultra Low Voltage Synthesizable Memories: A Trade-Off Discussion in 65 nm CMOS., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (6): 806-817 (2016)Dual-VT 4kb sub-VT memories with <1 pW/bit leakage in 65 nm CMOS., , , , und . ESSCIRC, Seite 197-200. IEEE, (2013)65-nm CMOS low-energy RNS modular multiplier for elliptic-curve cryptography., , , und . IET Comput. Digit. Tech., 12 (2): 62-67 (2018)A 128 kb single-bitline 8.4 fJ/bit 90MHz at 0.3V 7T sense-amplifierless SRAM in 28 nm FD-SOI., , , , , und . ESSCIRC, Seite 429-432. IEEE, (2016)Impact of switching activity on the energy minimum voltage for 65 nm sub-VT CMOS., , und . NORCHIP, Seite 1-4. IEEE, (2011)