Autor der Publikation

Study of breakdown in STT-MRAM using ramped voltage stress and all-in-one maximum likelihood fit.

, , , , , , und . ESSDERC, Seite 146-149. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

ESD protection diodes in optical interposer technology., , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Reliability challenges in Forksheet Devices: (Invited Paper)., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 1-8. IEEE, (2023)Physics-based device aging modelling framework for accurate circuit reliability assessment., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2021)ESD diodes with Si/SiGe superlattice I/O finFET architecture in a vertically stacked horizontal nanowire technology., , , , und . ESSDERC, Seite 194-197. IEEE, (2018)Processing active devices on Si interposer and impact on cost., , , , , , , , , und . 3DIC, Seite TS11.2.1-TS11.2.4. IEEE, (2015)Extended RVS characterisation of STT-MRAM devices: Enabling detection of AP/P switching and breakdown., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 5-1. IEEE, (2018)Self-heating-aware CMOS reliability characterization using degradation maps., , , , , , , und . IRPS, Seite 2. IEEE, (2018)Impact of slow and fast oxide traps on In0.53Ga0.47As device operation studied using CET maps., , , , , , und . IRPS, Seite 5. IEEE, (2018)Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-8. IEEE, (2019)A Pragmatic Model to Predict Future Device Aging., , , , , , , , , und 1 andere Autor(en). IEEE Access, (2023)