( en | de | ru )

 

Disambiguierung von "Savir, Jacob"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Effect of BIST Pretest on IC Defect Level.

, , und . IEICE Trans. Inf. Syst., 89-D (10): 2626-2636 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jacob Jacob

Jacob

Andreas Jacob

Zohar Jacob

Jacob Spitzauer

 

Weitere Publikationen von Autoren mit dem selben Namen

Reduced Latch Count Shift Registers.. J. Electron. Test., 11 (2): 183-185 (1997)On-Chip Weighted Random Patterns.. J. Electron. Test., 13 (1): 41-50 (1998)Distributed BIST Architecture to Combat Delay Faults.. J. Electron. Test., 16 (4): 369-380 (2000)Random Pattern Testing for Data-Line Faults in an Embedded Multiport Memory., , und . ITC, Seite 100-105. IEEE Computer Society, (1985)Testing for Single Intermittent Failures in Combinational Circuits by Maximizing the Probability of Fault Detection.. IEEE Trans. Computers, 29 (5): 410-416 (1980)On Random Pattern Test Length., und . IEEE Trans. Computers, 33 (6): 467-474 (1984)Memory Chip BIST Architecture.. Great Lakes Symposium on VLSI, Seite 384-. IEEE Computer Society, (1999)BIST Pretest of ICs: Risks and Benefits., , und . VTS, Seite 142-149. IEEE Computer Society, (2006)Skewed-Load Transition Test: Part 1, Calculus.. ITC, Seite 705-713. IEEE Computer Society, (1992)Random Pattern Testability of Delay Faults., und . ITC, Seite 263-273. IEEE Computer Society, (1986)