( en | de | ru )

 

Disambiguierung von "Lavagno, Luciano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Lazy transition systems and asynchronous circuit synthesis withrelative timing assumptions.

, , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 21 (2): 109-130 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christian Lavagno

Luciano Trincia

Luciano Lazzaro

Luciano Bello

Luciano Lampante

 

Weitere Publikationen von Autoren mit dem selben Namen

Timed Shannon Circuits: A Power-Efficient Design Style and Synthesis Tool., , , und . DAC, Seite 254-260. ACM Press, (1995)Solving the State Assignment Problem for Signal Transition Graphs., , , und . DAC, Seite 568-572. IEEE Computer Society Press, (1992)Testing redundant asynchronous circuits by variable phase splitting., , und . EURO-DAC, Seite 328-333. IEEE Computer Society, (1994)Acceleration by Inline Cache for Memory-Intensive Algorithms on FPGA via High-Level Synthesis., , , und . IEEE Access, (2017)Design of Asynchronous Controllers with Delay Insensitive Interface., , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 85-A (12): 2577-2585 (2002)Virtual Platform-Based Design Space Exploration of Power-Efficient Distributed Embedded Applications., , , , , , , und . ACM Trans. Embed. Comput. Syst., 14 (3): 49:1-49:25 (2015)A Survey on Design Methodologies for Accelerating Deep Learning on Heterogeneous Architectures., , , , , , , , , und 16 andere Autor(en). CoRR, (2023)Software Development for High-Performance, Reconfigurable, Embedded Multimedia Systems., , und . IEEE Des. Test Comput., 22 (1): 28-38 (2005)A region-based theory for state assignment in speed-independent circuits., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (8): 793-812 (1997)Quasi-static Scheduling for Concurrent Architectures., , , , und . Fundam. Informaticae, 62 (2): 171-196 (2004)