( en | de | ru )

 

Disambiguierung von "Chattopadhyay, Santanu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
KGPMIN: an efficient multilevel multioutput AND-OR-XOR minimizer.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (3): 257-265 (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anupam Chattopadhyay

Santanu Sarma

Santanu Mukherjee

Dhrupadi Chattopadhyay

Santanu Pal

 

Weitere Publikationen von Autoren mit dem selben Namen

A hardware based low temperature solution for VLSI testing using decompressor side masking., , , und . ISCAS, Seite 637-640. IEEE, (2015)Low power finite state machine synthesis using power-gating., , und . Integr., 44 (3): 175-184 (2011)Efficient Key-Gate Placement and Dynamic Scan Obfuscation Towards Robust Logic Encryption., , und . IEEE Trans. Emerg. Top. Comput., 9 (4): 2109-2124 (2021)An ATE assisted DFD technique for volume diagnosis of scan chains., , , und . DAC, Seite 31:1-31:6. ACM, (2013)Improving Security of Logic Encryption in Presence of Design-for-Testability Infrastructure., , und . ISCAS, Seite 1-5. IEEE, (2019)Runtime Mitigation of Packet Drop Attacks in Fault-tolerant Networks-on-Chip., , , und . CoRR, (2019)Application Mapping Onto Mesh-of-Tree Based Network-on-Chip Using Discrete Particle Swarm Optimization., , und . ISED, Seite 172-176. IEEE, (2012)A Deep Neural Network Augmented Approach for Fixed Polarity AND-XOR Network Synthesis., , , , , und . TENCON, Seite 2189-2193. IEEE, (2019)Confidence Based Power Aware Testing., , , und . ISED, Seite 62-66. IEEE, (2012)An ILP-based floorplan-aware path synthesis technique for Application-Specific NoC design., und . RAIT, Seite 543-548. IEEE, (2016)