( en | de | ru )

 

Disambiguierung von "Zhuge, Qingfeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design space minimization with timing and code size optimization for embedded DSP.

, , , und . CODES+ISSS, Seite 144-149. ACM, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Zhuge, Qingfeng
Eine Person hinzufügen mit dem Namen Zhuge, Qingfeng
 

Weitere Publikationen von Autoren mit dem selben Namen

Realistic Task Parallelization of the H.264 Decoding Algorithm for Multiprocessors., , , , , , , , , und . HPCC/CSS/ICESS, Seite 871-874. IEEE, (2015)User Experience Enhanced Task Scheduling and Processor Frequency Scaling for Energy-Sensitive Mobile Devices., , , , , , , und . HPCC/CSS/ICESS, Seite 941-944. IEEE, (2015)Efficient task assignment and scheduling for MPSoC DSPS with VS-SPM considering concurrent accesses through data allocation., , , , und . ICASSP, Seite 2615-2619. IEEE, (2013)Architectural Exploration on Racetrack Memories., , , , und . SoCC, Seite 31-36. IEEE, (2020)Hardware/Software Co-Exploration of Neural Architectures., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (12): 4805-4815 (2020)An Empirical Study of NVM-based File System., , , , , und . NVMSA, Seite 1-6. IEEE, (2021)Optimal scheduling to minimize non-volatile memory access time with hardware cache., , , , und . VLSI-SoC, Seite 131-136. IEEE, (2010)An Integrated Framework of Design Optimization and Space Minimization for DSP applications., , und . ISCAS (5), Seite 601-604. IEEE, (2003)Performance optimization of multiple memory architectures for DSP., , und . ISCAS (5), Seite 469-472. IEEE, (2002)Management and optimization for nonvolatile memory-based hybrid scratchpad memory on multicore embedded processors., , , , und . ACM Trans. Embed. Comput. Syst., 13 (4): 79:1-79:25 (2014)