( en | de | ru )

 

Disambiguierung von "Gallo, Manuel Le"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware-aware training for large-scale and diverse deep learning inference workloads using in-memory computing-based accelerators.

, , , , , , , , , , , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Antonio Gallo

Nadine Gallo

Lothar Gallo

Theophil Gallo

Luigi Gallo

 

Weitere Publikationen von Autoren mit dem selben Namen

Parallel convolution processing using an integrated photonic tensor core., , , , , , , , , und 5 andere Autor(en). CoRR, (2020)A Flexible and Fast PyTorch Toolkit for Simulating Training and Inference on Analog Crossbar Arrays., , , , , , , , und . AICAS, Seite 1-4. IEEE, (2021)Applications of Computation-In-Memory Architectures based on Memristive Devices., , , , , , , , , und 3 andere Autor(en). DATE, Seite 486-491. IEEE, (2019)Mushroom-Type phase change memory with projection liner: An array-level demonstration of conductance drift and noise mitigation., , , , , , , , , und 21 andere Autor(en). IRPS, Seite 1-6. IEEE, (2021)An efficient synaptic architecture for artificial neural networks., , , , , , , , und . NVMTS, Seite 1-4. IEEE, (2017)Temperature Compensation Schemes for In-Memory Computing using Phase-Change Memory., , , , und . AICAS, Seite 286-290. IEEE, (2020)ML-HW Co-Design of Noise-Robust TinyML Models and Always-On Analog Compute-in-Memory Edge Accelerator., , , , , , , , , und . IEEE Micro, 42 (6): 76-87 (2022)Gradient descent-based programming of analog in-memory computing cores., , , , , , , , , und 4 andere Autor(en). CoRR, (2023)Energy Efficient In-memory Hyperdimensional Encoding for Spatio-temporal Signal Processing., , , , , , und . CoRR, (2021)Accurate Weight Mapping in a Multi-Memristive Synaptic Unit., , , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2021)