( en | de | ru )

 

Disambiguierung von "Narayanan, Pritish"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware-aware training for large-scale and diverse deep learning inference workloads using in-memory computing-based accelerators.

, , , , , , , , , , , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pritish Sinha

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

 

Weitere Publikationen von Autoren mit dem selben Namen

Parameter variation sensing and estimation in nanoscale fabrics., , , , und . J. Parallel Distributed Comput., 74 (6): 2504-2511 (2014)Overview of the IBM Neural Computer Architecture., , , , , , und . CoRR, (2020)CMOS Control Enabled Single-Type FET NASIC., , , und . ISVLSI, Seite 191-196. IEEE Computer Society, (2008)Neuromorphic Computing with Phase Change, Device Reliability, and Variability Challenges., , , , , , , , , und . IRPS, Seite 1-10. IEEE, (2020)Impact of nanomanufacturing flow on systematic yield losses in nanoscale fabrics., , , , und . NANOARCH, Seite 181-188. IEEE Computer Society, (2011)Validating cascading of crossbar circuits with an integrated device-circuit exploration., , , und . NANOARCH, Seite 37-42. IEEE Computer Society, (2009)Impact of Phase-Change Memory Drift on Energy Efficiency and Accuracy of Analog Compute-in-Memory Deep Learning Inference (Invited)., , , , , , , , , und 11 andere Autor(en). IRPS, Seite 1-10. IEEE, (2023)Deep Learning with Limited Numerical Precision., , , und . ICML, Volume 37 von JMLR Workshop and Conference Proceedings, Seite 1737-1746. JMLR.org, (2015)Circuit Techniques for Efficient Acceleration of Deep Neural Network Inference with Analog-AI (Invited)., , , , , , , , , und 2 andere Autor(en). ISCAS, Seite 1-5. IEEE, (2021)Analog-memory-based 14nm Hardware Accelerator for Dense Deep Neural Networks including Transformers., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 3319-3323. IEEE, (2022)