( en | de | ru )

 

Disambiguierung von "Liu, Qiaoyi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Automating System Configuration.

, , , , , , und . FMCAD, Seite 102-111. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Keetsin Liu

Ching Liu

 

Weitere Publikationen von Autoren mit dem selben Namen

Unified Buffer: Compiling Image Processing and Machine Learning Applications to Push-Memory Accelerators., , , , , , , und . ACM Trans. Archit. Code Optim., 20 (2): 26:1-26:26 (Juni 2023)Hardware Trojan Detection in Third-Party Digital Intellectual Property Cores by Multilevel Feature Analysis., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (7): 1370-1383 (2018)FASTrust: Feature analysis for third-party IP trust verification., , , , , , , und . ITC, Seite 1-10. IEEE, (2015)Amber: Coarse-Grained Reconfigurable Array-Based SoC for Dense Linear Algebra Acceleration., , , , , , , , , und 13 andere Autor(en). HCS, Seite 1-30. IEEE, (2022)Creating an Agile Hardware Design Flow., , , , , , , , , und 22 andere Autor(en). DAC, Seite 1-6. IEEE, (2020)Interstellar: Using Halide's Scheduling Language to Analyze DNN Accelerators., , , , , , , , , und 2 andere Autor(en). ASPLOS, Seite 369-383. ACM, (2020)ASPLOS 2020 was canceled because of COVID-19..Compiling Halide Programs to Push-Memory Accelerators., , , , , , , , , und 1 andere Autor(en). CoRR, (2021)Low-overhead implementation of logic encryption using gate replacement techniques., , , , und . ISQED, Seite 257-263. IEEE, (2017)Amber: A 16-nm System-on-Chip With a Coarse- Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 59 (3): 947-959 (März 2024)Amber: A 367 GOPS, 538 GOPS/W 16nm SoC with a Coarse-Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 13 andere Autor(en). VLSI Technology and Circuits, Seite 70-71. IEEE, (2022)